POWERED BY Dialog

Dialog eLink: Order File History

Semiconductor device e.g. power field effect transistor, has gate insulating film provided at groove so that thickness of film at shoulder portion of groove, is more than that at side walls of groove Patent Assignee: HITACHI LTD; HITACHI MICON SYSTEM KK; HITACHI ULSI SYSTEMS CO

Inventors: INAGAWA H; MACHIDA N; OISHI K

Patent Family (2 patents, 2 countries)

Patent Number	Kind	Date	Application Number	Kind	Date	Update	Type
JP 2001127072	Α	20010511	JP 1999303416	A	19991026	200143	В
			JP 1999303680	A	19991026		
US 6455378	B1	20020924	US 2000695036	A	20001025	200266	Е

Priority Application Number (Number Kind Date): JP 1999303416 A 19991026; JP 1999303680 A 19991026

Patent Details

Patent Number	Kind	Language	Pages	Drawings	Filing Notes
JP 2001127072	A	JA	19	45	Division of application JP 1999303416

Alerting Abstract: JP A

NOVELTY - A gate insulating film (8) is provided at a groove (7) in a substrate (1S), so that the thickness of the film at the shoulder portion of the groove is more than that at the side walls of the groove and the thickness of film at the bottom portion of the groove is more than that at the side walls to the groove. A gate electrode (3) is embedded in the groove so that the gate is extended to the surface of the substrate, provides FET formation area.

USE - For e.g. power field effect transistor such as trench power transistor with groove type gate structure.


ADVANTAGE - Improves the setting control of the source area and channel area of the trench power transistor. Reduces capacity between gate and drain electrodes of power transistor to improve switching speed of the transistor. Improves reliability of the transistor by improving voltage resistance characteristics of gate insulation film.

DESCRIPTION OF DRAWINGS - The figure shows the sectional view of semiconductor device and expanded sectional view of gate structure.

Dialog Results Page 2 of 5

- 1S Semiconductor substrate
- 3 Gate electrode
- 7 Groove
- 8 Gate insulating film

Main Drawing Sheet(s) or Clipped Structure(s)



International Patent Classification

IPC	Level	Value	Position	Status	Version
H01L-0021/336	A	I	L	R	20060101
H01L-0021/336	Α	I		R	20060101

H01L-0029/78 A I F R 2006010 H01L-0029/78 A I R 2006010 H01L-0021/02 C I L R 2006010 H01L-0021/02 C I R 2006010)1
H01L-0029/78 A I L R 2006010)1
HUIL-0021/02 C 1 2 2)1
TIOLE 0021/02 C I R 2006010)1
TUIL-0021/02 C 1)1
H01L-0029/40 C N R 2006010	01
H01L-0029/66 C I F R 200601	01
H01L-0029/66 C I R 200601	01

US Classification, Issued: 438270000, 438589000, 438981000

Original Publication Data by Authority

Japan

Publication Number: JP 2001127072 A (Update 200143 B)

Publication Date: 20010511

SEMICONDUCTOR DEVICE

Assignee: HITACHI LTD (HITA) HITACHI MICON SYSTEM KK (HITA-N)

Inventor: INAGAWA HIROMI MACHIDA NOBUO OISHI KENTARO

Language: JA (19 pages, 45 drawings)

Application: JP 1999303416 A 19991026 (Division of application) JP 1999303680 A 19991026 (Local

application)

Original IPC: H01L-21/336(A) H01L-29/78(B)

Current IPC: H01L-21/02(R,A,I,M,JP,20060101,20051220,C,L) H01L-21/336

(R,I,M,JP,20060101,20051220,A,L) H01L-29/66(R,I,M,JP,20060101,20051220,C,F) H01L-29/78

(R,I,M,JP,20060101,20051220,A,F)

United States

Publication Number: US 6455378 B1 (Update 200266 E)

Publication Date: 20020924

Method of manufacturing a trench gate power transistor with a thick bottom insulator.

Assignee: Hitachi, Ltd., Tokyo, JP (HITA) Hitachi Ulsi Systems Co., Ltd., Tokyo, JP (HISC)

Inventor: Inagawa, Hiroshi, Maebashi, JP Machida, Nobuo, Takasaki, JP Oishi, Kentaro, Takasaki, JP

Agent: Mattingly, Stanger Malur

Language: EN

Application: US 2000695036 A 20001025 (Local application) Priority: JP 1999303416 A 19991026 JP 1999303680 A 19991026

Original IPC: H01L-21/336(A)

Current IPC: H01L-21/02(R,A,I,M,EP,20060101,20051008,C) H01L-21/336

(R,I,M,EP,20060101,20051008,A) H01L-29/40(R,N,M,EP,20060101,20051008,C) H01L-29/423 (R,N,M,EP,20060101,20051008,A) H01L-29/66(R,I,M,EP,20060101,20051008,C) H01L-29/78

(R,I,M,EP,20060101,20051008,A) Original US Class (main): 438270

Original US Class (secondary): 438589 438981

Original Abstract: There are formed a gate insulator **8 **and a gate **3 **of a power transistor Q having a trench-gate structure. There are then formed a channel region **5 **and a source region **6 **of the power transistor Q.

Page 5 of 5

Claim: 1.A manufacturing method of semiconductor device, comprising the steps of: * (a) forming a trench in a semiconductor substrate; * (b) forming a gate insulator in said trench so that a trench bottom b ecomes thicker than a trench side face; * (c) forming a gate in said trench after forming said gate insulator; * (d) implanting impurities for forming a channel region in said semico nductor substrate after forming said gate formation step; and * (e) implanting impurities for forming a source region in said semicon ductor substrate after forming said gate formation step; * wherein said step (a) further comprises the steps of: * forming a first insulator on a principal plane of said semiconductor substrate; * forming an opening by removing a formation region for said trench fro m said first insulator; and * forming said trench by removing a semiconductor substrate exposed fro m said opening by using said first insulator as a mask; * wherein said method further comprises the step of making said first i nsulatorprime s opening larger than said trench after said step (a) a nd before said step (b); and * wherein said step (b) further comprises the steps of: * forming a second insulator on an inner face of said trench; * forming an oxidation-resistant third insulator on a surface of said s econd insulator; * leaving said third insulator on a side face of said trench by etching back said third insulator; * selectively forming a thick insulator on a region exposed from said t hird insulator on said semiconductor substrate by applying oxidation treatment to said semiconductor substrate; * removing said third insulator and then removing said second insulator; and * forming a gate insulator so that a semiconductor substrateprimes prin cipal plane portion exposed from said first insulatorprimes opening a nd said trench bottom become thicker than a trench side face by apply ing oxidation treatment to said semiconductor substrate after said st ep of removing said second insulator, and * said step (c) further comprises the steps of: * depositing a conductor film in said trench and on said semiconductor substrateprime's principal plane; and * forming said gate with a T-shaped cross section by etching back said conductor film.

Derwent World Patents Index © 2008 Derwent Information Ltd. All rights reserved. Dialog® File Number 351 Accession Number 10787978 (19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-127072

(P2001 - 127072A)

(43)公開日 平成13年5月11日(2001.5.11)

(51) Int.Cl.7

識別記号

 \mathbf{F} I

テーマコート*(参考)

H01L 21/336

29/78

H01L 29/78

658F

652K

653A

審査請求 未請求 請求項の数1 OL (全 19 頁)

(21)出願番号

特願平11-303680

(62)分割の表示

特願平11-303416の分割

(22)出願日

平成11年10月26日(1999.10.26)

(71)出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(71)出願人 000233169

株式会社日立超エル・エス・アイ・システ

ムズ

東京都小平市上水本町5丁目22番1号

(72)発明者 稲川 浩巳

東京都小平市上水本町五丁目20番1号 株

式会社日立製作所半導体グループ内

(74)代理人 100080001

弁理士 筒井 大和


最終頁に続く


(54) 【発明の名称】 半導体装置

(57)【要約】

【課題】 トレンチパワートランジスタのソース領域お よびチャネル領域の設定制御性を向上させることのでき る技術を提供することにある。

【解決手段】 半導体基板に掘られた溝内に、その溝の 底部の方が、溝の側面よりも相対的に厚くなるととも に、その溝の肩部の方が、溝の側面よりも相対的に厚い ゲート絶縁膜が形成され、その溝内に埋め込まれるとと もに半導体基板の主面上に延在するように、ゲート部が 形成され、さらに半導体基板に電界効果トランジスタの 半導体領域が形成されている構造とした。





【特許請求の範囲】

【請求項1】 半導体基板に掘られた溝内に、その溝の底部の方が、溝の側面よりも相対的に厚くなるとともに、その溝の肩部の方が、溝の側面よりも相対的に厚いゲート絶縁膜が形成され、その溝内に埋め込まれるとともに半導体基板の主面上に延在するように、ゲート部が形成され、さらに半導体基板に電界効果トランジスタの半導体領域が形成された電界効果トランジスタを有することを特徴とする半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置技術に 関し、特に、溝型ゲート構造のパワー電界効果トランジ スタ(以下、単にトレンチパワートランジスタともい う)を有する半導体装置技術に適用して有効な技術に関 するものである。

[0002]

【従来の技術】本発明者が検討したトレンチパワートランジスタ技術は、例えば次の通りである。まず、半導体基板の主面に、その主面に交差する方向に延びる溝を形 20成した後、半導体基板に対してゲート酸化処理を施すことにより、溝の内壁面(底面および側面)にゲート酸化膜を形成する。続いて、半導体基板の主面上に、例えば多結晶シリコン膜を堆積する。この際、溝内に多結晶シリコン膜が埋め込まれるようにする。その後、多結晶シリコン膜をエッチバックすることにより、溝内に多結晶シリコン膜が残るようにしてゲート電極を形成する。

【0003】ところで、電界効果トランジスタの駆動能 力を向上させるには、ゲート絶縁膜を薄くすることが考 えられるが、上記トレンチパワートランジスタにおい て、あまりゲート絶縁膜を薄くすると、溝底部において 膜厚が薄くなり耐圧が確保できないという課題やゲート ・ドレイン間の容量が増大しトレンチパワートランジス タのスイッチングロスが増大する課題がある。このた め、上記技術においては、ゲート絶縁膜の厚さを、上記 課題が生じない厚さに合わせて溝の内壁面の全体におい て比較的厚くしなければならず、トレンチパワートラン ジスタの駆動能力の向上を阻害する課題がある。トレン チパワートランジスタにおいて溝の底部におけるゲート 耐圧の低下を防止する技術については、例えば特開平1 40 -192174号公報に記載があり、トレンチの底部の 絶縁膜の厚さを、トレンチの側面の絶縁膜の厚さよりも 厚くした構造が開示されている。

[0004]

【発明が解決しようとする課題】ところが、上記公報に 開示された技術においては、以下の課題があることを本 発明者は見出した。

【0005】すなわち、上記公報に開示された技術においては、トレンチパワートランジスタのソース・ドレイン領域を半導体基板に形成した後に、半導体基板に溝を 50

掘り、ゲート酸化処理を施しているので、そのソース・ドレイン領域の不純物が、その後の窒化シリコン膜を耐酸化性マスクとした熱処理時等に拡散してしまう課題がある。このため、ソース領域において浅い接合を形成することが困難となるので、トレンチパワートランジスタのチャネル長の設定制御が難しくなる結果、トレンチパワートランジスタの性能が劣化する課題がある。

【0006】本発明の目的は、トレンチパワートランジスタのゲート・ドレイン間容量を低減させることのでき10 る技術を提供することにある。

【0007】また、本発明の他の目的は、トレンチパワートランジスタの駆動能力を向上させることのできる技術を提供することにある。

【0008】また、本発明の他の目的は、トレンチパワートランジスタのゲート絶縁耐圧を向上させることのできる技術を提供することにある。

【0009】また、本発明の他の目的は、トレンチパワートランジスタのソース領域の浅い接合を形成することのできる技術を提供することにある。

0 【0010】また、本発明の他の目的は、トレンチパワートランジスタのソース領域およびチャネル領域の設定制御性を向上させることのできる技術を提供することにある。

【0011】さらに、本発明の他の目的は、トレンチパワートランジスタの性能を向上させることのできる技術を提供することにある。

【0012】本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

30 [0013]

【課題を解決するための手段】本願において開示される 発明のうち、代表的なものの概要を簡単に説明すれば、 次のとおりである。

【0014】すなわち、本発明は、半導体基板に掘られた溝内に、その溝の底部の方が、溝の側面よりも相対的に厚くなるようにゲート絶縁膜を形成した後、その溝内にゲート部を形成し、さらに半導体基板に、電界効果トランジスタの半導体領域を形成するための不純物を導入するものである。

【0015】また、本発明は、前記半導体基板の製造工程においては、第1不純物が含有された半導体基体の表面に、前記第1不純物の濃度よりも低くなるように第2不純物が含有されたエピタキシャル層を形成する工程を有するものである。

【0016】また、本発明は、前記ゲート部の不純物濃度は、前記チャネル領域およびソース領域の不純物濃度よりも高いものである。

【0017】また、本発明は、前記半導体基板の主面上に第1絶縁膜を形成した後、その第1絶縁膜において前記溝の形成領域を除去することにより開口部を形成し、

さらにその第1絶縁膜をマスクとして、前記開口部から 露出する半導体基板を削ることにより、前記溝を形成す る工程を有するものである。

【0018】また、本発明は、前記溝の底部角に丸みをつける工程を有するものである。

【0019】また、本発明は、前記溝の形成工程後、前記ゲート絶縁膜の形成工程前に、前記第1絶縁膜の開口部の寸法が、前記溝の寸法よりも大きくなるようにする工程を有するものである。

【0020】また、本発明は、前記ゲート絶縁膜の形成 10 工程は、(b1)前記溝の内面に第2絶縁膜を形成する工 程、(b2)前記第2絶縁膜の表面に耐酸化性を有する第3 絶縁膜を形成する工程、(b3)前記第3絶縁膜をエッチバ ックすることにより、前記溝の側面に第3絶縁膜を残す 工程、(b4)前記半導体基板に酸化処理を施すことによ り、前記半導体基板において前記第3絶縁膜から露出す る領域に選択的に厚い絶縁膜を形成する工程、(b5)前記 第3絶縁膜を除去した後、前記第2絶縁膜を除去する工 程、(b6)前記第2絶縁膜の除去工程後、前記半導体基板 に対して酸化処理を施すことにより、前記第1絶縁膜の 20 開口部から露出する半導体基板の主面上および前記溝の 底部の方が溝の側面よりも相対的に厚くなるようなゲー ト絶縁膜を形成する工程を有し、前記ゲート部の形成工 程は、(c1)前記溝内および半導体基板の主面上に導体膜 を堆積する工程、(c2)前記導体膜をエッチバックするこ とにより、断面T字状の前記ゲート部を形成する工程を 有するものである。

【0021】また、本発明は、前記酸化処理によりゲート絶縁膜を形成した後、前記ゲート絶縁膜の表面に化学的気相成長法により絶縁膜を堆積する工程を有するものである。

【0022】また、本発明は、半導体基板に掘られた溝内に、その溝の底部の方が、溝の側面よりも相対的に厚くなるとともに、その溝の肩部の方が、溝の側面よりも相対的に厚いゲート絶縁膜が形成され、その溝内に埋め込まれるとともに半導体基板の主面上に延在するように、ゲート部が形成され、さらに半導体基板に電界効果トランジスタの半導体領域が形成されたものである。

[0023]

【発明の実施の形態】以下、本発明の実施の形態を図面 40 に基づいて詳細に説明する。なお、実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。

【0024】(実施の形態1)図1は本実施の形態1のトレンチパワートランジスタを構成する半導体チップ1の平面図、図2は図1の領域Aの拡大平面図、図3は図2のB-B線の部分断面図、図4はトレンチパワートランジスタおよびそれに付随する保護ダイオードを示す回路図をそれぞれ示している。

【0025】半導体チップ1は、例えば平面四角形状に 50 わゆるソースオフセットが生じることがある。このた

4

形成された半導体基板1Sを有している。この半導体基 板1Sは、半導体基体1SAと、その上に形成されたエ ピタキシャル層1SBとを有している。半導体基体1S Aは、例えばn'型のシリコン単結晶からなり、エピタ キシャル層1SBは、例えばエピタキシャル成長法によ って形成されたn型のシリコン単結晶からなる。この エピタキシャル層1SBは、ソース・ドレイン間の耐圧 を確保する機能を有しており、その抵抗値は、例えば $0.25\sim0.36$ m Ω c m程度、厚さは、例えば 5μ m程度である。このエピタキシャル層1SB上におい て、半導体基板18の主面(半導体素子が形成された 面) の外周近傍には、例えば厚い酸化シリコン膜からな る厚い絶縁膜2aが、その半導体基板1Sの主面の外周 に沿って延在されて平面環状に形成されている。その絶 縁膜2aの一部において、半導体基板1Sの一つの角部 近傍には、例えば平面四角形状に形成された幅広部2a 1が絶縁膜2aと一体的に形成されている。

【0026】この厚い絶縁膜2aに囲まれた素子領域には、複数の縦型のトレンチパワートランジスタQが配置されている。各トレンチパワートランジスタQは、例えば平面六角形状または扁平八角形状に形成されて規則的に並んで配置されており、ゲート部3(3a,3b)と、ドレイン領域4と、その上のチャネル領域5と、その上のソース領域6と、溝7と、ゲート絶縁膜8を有するMISFET (MetalInsulator Semiconductor Field Effect Transistor) 構造となっている。

【0027】ゲート部3(3a, 3b)は、例えばリン が導入された n'型の低抵抗ポリシリコンからなり、そ の不純物濃度は、例えば3.5±1.5×10²⁰/cm 3 程度である。すなわち、ゲート部3の不純物濃度は最 も薄くても、例えば2. 0×10² °/c m³ の濃度はあ る。ゲート部3の平面形状は、例えば平面格子状に形成 されており、その各々のトレンチパワートランジスタQ が並列に接続される構造となっている(メッシュゲート 構造)。また、本実施の形態1においては、ゲート部3 (3a, 3b)の断面形状が、例えばT字状に形成され ており、そのうちの半導体基板1Sの主面に対して交差 する部分は、半導体基板18に掘られた溝7内にゲート 絶縁膜8を介して埋め込まれ(トレンチゲート構造)、 半導体基板1Sの主面に平行な部分は、半導体基板1S の主面上にゲート絶縁膜8を介して形成されている。こ のようにゲート部3の断面形状をT字状としたことによ り、断面形状が I 型のゲート部に比較してソース領域 6 の接合部を浅くすることができ(浅い接合)、トレンチ パワートランジスタQの短チャネル化を実現することが できるので、トレンチパワートランジスタQの性能を向 上させることが可能となる。I型のゲートの場合、ゲー ト部の加工の際に、その上面が半導体基板1Sの主面よ りも低くなりゲート部3がソース領域4から外れる、い め、それを防止するために半導体基板1Sの主面に形成 されるソース領域6の接合部も、ある程度深くする必要 性が生じ、浅い接合を阻害する問題がある。ゲート部3 の断面形状をT字状とした場合は、ゲート部3の上面が 常に半導体基板1Sの主面の上方に位置することになる ので、上述の問題が生じない。ゲート部3bにおいては 上面中央が若干窪むがその窪みが溝7に達することがな いので、上述の問題が生じない。したがって、ソース領 域6の浅い接合を実現できる。また、ソース領域6の浅 い接合を実現できると、トランジスタの性能を向上させ 10 ることができる理由は、次の通りである。すなわち、ト レンチパワートランジスタQのチャネル領域5はゲート 部3の側面に形成されており、このチャネル領域5を制 御良く形成することが必要である。トレンチパワートラ ンジスタQの高性能化には、他のデバイスと同様に、短 チャネル化が必須である。ところで、そのチャネル長は 不純物イオンの打ち込み深さと濃度とで決定されるが、 その制御は、ソース領域が浅いほど簡単である。したが って、トレンチパワートランジスタの高性能化はソース 領域の浅い接合が必須である。ゲート部3は、半導体チ 20 ップ1の外周部近傍において、ゲート配線3GLと電気 的に接続されている。ゲート配線3GLは、ゲート部3 と一体的に同一材料で構成されており、半導体基板1S の主面上の厚い絶縁膜2 a, 2 b 上に形成されている。

【0028】上記ドレイン領域4は、ゲート部3の底部 近傍のエピタキシャル層1SB部分に形成されている。 すなわち、ドレイン領域4は、n 型の半導体領域によ って形成されている。上記溝7は、その底部およびその 近傍が、ドレイン領域4に達する程度の深さとなるよう に形成されている。上記チャネル領域5は、ドレイン領 30 域4の上層であってゲート部3の側面に形成されてお り、例えばホウ素が導入されてp型に設定されている。 チャネル領域5における不純物濃度は、例えば最大で 1. 0×10¹⁷/cm³ 程度であり、ゲート部3の不純 物濃度に比べて3桁以上薄い。上記ソース領域6は、チ ャネル領域5の上層であってゲート部3の側面に形成さ れており、例えばヒ素が導入されてn^{*}型に設定されて いる。本実施の形態1によれば、後述する本発明の半導 体装置の製造方法により、チャネル領域5およびソース 領域6の範囲設定の誤差が少なく、ソース領域6の浅い 40 接合が実現されている。

【0029】ところで、本実施の形態1においては、溝 7内におけるゲート絶縁膜8の厚さが均一ではなく、溝 7の底部、すなわち、ドレイン領域4側のゲート絶縁膜 8および溝7の口部近傍のゲート絶縁膜8の方が、溝7 の側面、すなわち、チャネル領域5側のゲート絶縁膜8 のよりも厚く形成されている。このようにチャネル領域 5側のゲート絶縁膜8を薄く形成することにより、トレ ンチパワートランジスタQの駆動能力を向上させること ができる。また、ドレイン領域4側のゲート絶縁膜8を 50 有している。この配線12aは、層間絶縁膜11上に形

厚く形成することにより、ゲート・ドレイン間容量を低 減できるので、高速スイッチングが可能となる。また、 断面T字状のゲート部3の構造は、上述のようにソース オフセットを防止でき、ソース領域6の浅い接合を実現 できるので歩留まりおよび信頼性を確保する上で有効で あるが、断面T字状にしたことでゲート・半導体基板間 の容量が増加する。本実施の形態1においてはゲート絶 縁膜8を部分的に厚くしたことにより、その容量を低減 できるので、高速スイッチングが可能となる。この場 合、ただ単にゲート絶縁膜8を厚くすると、相互コンダ クタンスが劣化し、オン抵抗(ソース・ドレイン間の抵 抗)が上昇したり、パンチスルーマージンの低下による 量産マージンの減少等の問題が生じる。そこで、本実施 の形態1においては、特に溝7の底部のゲート絶縁膜8 を厚くすることで、オン抵抗の増大や量産マージンの減 少等の問題を生じることなく、上記容量の低減が可能と なり、トレンチパワートランジスタの高速スイッチング が可能となる。また、溝7の口部側のゲート絶縁膜8を 厚くすることにより、その部分における電界集中を緩和 させることができるので、ゲート絶縁耐圧を向上させる ことが可能となる。さらに、本実施の形態1において は、ゲート絶縁膜8が、例えば厚さ24~30nm程度 の熱酸化膜と、その上に堆積された厚さ55~65nm 程度のCVD (Chemical Vapor Deposition) 膜とによ って形成されている。このようにCVD膜を堆積するこ とにより、溝7の底部角のゲート絶縁膜8の被覆性を向 上させることができるので、ゲート絶縁膜8の耐圧を確 保することが可能となる。なお、半導体基板1Sのエピ タキシャル層1SBの上層には、pウエル9が形成され ている。このpウエル9は、例えばホウ素が導入されて なり、ゲート部3の終端に印加される電界を緩和する機 能を有している。また、上記厚い絶縁膜2の幅広部2 a 上には、バック・トゥ・バック構造の保護ダイオード1 0が設けられている。この保護ダイオード10は、例え ば低抵抗ポリシリコン膜にn^{*}型の半導体領域10aと p型の半導体領域10bとが交互に平面同心環状に形成 されてなり、図4に示すように、トレンチパワートラン ジスタQのゲートとソースとの間に接続され、ソースか らゲートへのサージに対してゲート絶縁膜8を保護する 機能を有している。

【0030】このような半導体基板1Sの主面上には、 例えば酸化シリコン膜からなる層間絶縁膜11が堆積さ れており、これにより、ゲート部3、ゲート配線3GL および保護ダイオード10が覆われている。半導体基板 18の主面の外周近傍には、その外周に沿ってソースガ ードリングが平面環状に形成されている。このソースガ ードリングは、半導体基板1Sに形成されたn^{*}型の半 導体領域と、これと層間絶縁膜11に穿孔されたコンタ クトホールを通じて電気的に接続された配線12aとを

成され、それに穿孔されたコンタクトホールを通じて保 護ダイオード10のn[†]型の半導体領域10aと電気的 に接続されている。また、そのソースガードリングの内 側には、ソースガードリングに沿ってゲートガードリン グ13が平面環状に形成されている。ゲートガードリン グ13の一部には、例えば平面四角形状のゲート電極1 3GPが一体的に形成されている。このゲート電極13 GPは、半導体チップ1の一つの角部近傍における上記 幅広部2a1上に形成されている。ゲートガードリング 13およびゲート電極13GPは、層間絶縁膜11に穿 10 孔されたコンタクトホール14a等を通じてゲート配線 3 G L と電気的に接続されている。また、ゲートガード リング13およびゲート電極13GPは、層間絶縁膜1 1に穿孔されたコンタクトホール14bを通じて保護ダ イオード10のn 型の半導体領域10aと電気的に接 続されている。さらに、ゲートガードリング13の内側 において層間絶縁膜11上には、ソース配線15が配置 されている。このソース配線15は、層間絶縁膜11に 穿孔されたコンタクトホール14cを通じてソース領域 6と電気的に接続されている。また、ソース配線15 は、コンタクトホール14cの底部から半導体基板1S の厚さ方向延びて掘られた孔16を通じてチャネル領域 5のp 型の半導体領域5aと電気的に接続されてい る。これは、チャネルとソースを接地するためである。 さらに、ソース配線15は、層間絶縁膜11に穿孔され たコンタクトホール14dを通じて保護ダイオード10 のn[†]型の半導体領域10aと電気的に接続されてい

【0031】なお、上記配線12a、ゲートガードリング13、ゲート電極13GPおよびソース配線15は、例えばアルミニウム、アルミニウムーシリコン合金またはアルミニウムーシリコンー銅合金からなる。また、ゲート配線3GLおよびゲートガードリング13は、厚い絶縁膜2a上に設けられている。ゲート電極13GPは、上記幅広部2a1上に設けられている。

【0032】このような半導体基板1Sの主面上には、表面保護膜17が堆積されており、これにより、ソースガードリングの配線12a、ゲートガードリング13,ゲート電極13GPおよびソース配線15が覆われている。表面保護膜17は、例えば酸化シリコン膜とその上40に堆積されたポリイミド樹脂とから構成されている。表面保護膜17の酸化シリコン膜は、例えばTEOS(Tetraethoxysilane)をソースガスとして用いたプラズマCVD法によって形成されている。表面保護膜17には、ゲート電極13GPおよびソース配線15の一部が露出されるような開口部が設けられて、ゲート用およびソース用のボンディングパッドBPが形成されている。このボンディングパッドBPが形成されている。このボンディングパッドBPには、例えばボンディングワイヤが接続され、これを通じてボンディングパッドBPとパッケージのリード(例えばリードフレームのイン50

ナーリード) 等とが電気的に接続されるようになってい る。また、半導体チップ1の裏面には、ドレイン電極1 8が形成されている。ドレイン電極18は、例えばニッ ケル、チタン、ニッケルおよび金が順に積層されてな る。このドレイン電極18は、導電性の接着剤によって パッケージのチップ実装領域(例えばリードフレームの ダイパッド)に実装され、かつ、電気的に接続される。 【0033】このようなトレンチパワートランジスタ を、例えばDC-DCコンバータ回路に適用した場合を 図5に示す。図5(a)は、そのDC-DCコンバータ 回路の回路図、(b)はDC-DCコンバータ回路を構 成する各トレンチパワートランジスタのスイッチ動作の 説明図である。測定条件は、例えば次の通りである。入 力電圧は、例えば48V程度、出力電圧は、例えば2V 程度、動作周波数は、例えば220kHz程度、ゲート ・ソース間の電圧は、例えば7.5V程度、デューティ 比は、例えば0.3程度である。メインスイッチ用のパ ワーMISFETQM およびスイッチ用のパワーMIS IFETQA, QB が上記トレンチパワートランジスタ によって構成されている。メインスイッチ用のパワーM ISFETQM およびスイッチ用のパワーMISFET QA, QBのスイッチング動作は制御回路19によって 制御されている。符号Tは降圧用のトランス、符号Lは コイル、符号Cはコンデンサを示している。

【0034】入力端子VINに印加された上記入力電圧は トランスTにより、例えば約7.5Vに降圧される。こ の時、メインスイッチ用のパワーMISFETQM はオ ン状態にある。メインスイッチ用のパワーMISFET QM がオンの時、フォワード側のパワーMISFETQ 30 A はオン、フライホイール側のパワーMISFETQB はオン状態にあるため、電流は、電流経路 I1 を通って 出力端子VOUT 側に流れ込む。このとき、コイルLおよ びコンデンサCに電力を蓄える。一方、メインスイッチ 用のパワーMISFETQM をオフした時には、スイッ チ用のパワーMISFETQA がオフとなり電流経路 I 1 が遮断される。このとき、パワーMISFETQB が オンとなるが、コイルLによって発生した逆起電力によ って電流経路I2で電流が流れる。コンデンサCは、出 力電圧を平滑にするものであり、これらにより、安定な 2 V程度の電圧が得られる。通常、制御回路 1 9 は出力 端子VOUT の電圧を感知し、出力の増・低下時にはパワ ーMISFETQA, QBのデューティー比を変えるこ とにより、一定の電圧を保持する構成になっている。

【0035】次に、本実施の形態1の半導体装置の製造方法を図6~図22によって説明する。なお、図8~図16の各々において(b)は(a)のトレンチパワートランジスタにおけるゲート溝部分の拡大断面図である。【0036】まず、図6に示すように、例えばヒ素が導入されたn.型のシリコン単結晶からなる半導体基体1SA(この段階では、平面略円形状の半導体ウエハ)の

主面上に、例えば厚さ5μm程度のn型のシリコン単結晶からなるエピタキシャル層1SBをエピタキシャル法によって成長させて半導体基板1S(いわゆるエピタキシャルウエハ)を製造する。続いて、その半導体基板1Sに対して表面酸化処理を施すことにより、例えば厚さ540~660nm程度の厚い絶縁膜2aを形成した後、これをフォトリソグラフィ技術およびドライエッチング技術によってパターニングすることにより、厚い絶縁膜2aを形成する。厚い絶縁膜2aは、LOCOS

(Local Oxidization of Silicon;選択酸化)法によっ 10 て形成することもできる。その後、半導体基板1Sの主面上にフォトレジスト膜を塗布した後、これを露光処理によってパターニングすることにより、ウエル形成領域が露出し、それ以外が覆われるようなフォトレジスト膜のパターンを形成する。そして、そのフォトレジスト膜のパターンをマスクとして半導体基板1Sの主面に、例えばホウ素を導入した後、上記フォトレジスト膜のパターンを除去し、半導体基板1Sに対して熱拡散処理を施すことによってpウエル9を形成する。その後、半導体基板1Sに対して熱酸化処理を施すことにより、半導体基板1Sの主面上に、例えば厚さ540~660nm程度の厚い絶縁膜2bを形成する。

【0037】次いで、図7に示すように、厚い絶縁膜2 a, 2b上にフォトレジスト膜を塗布した後、これを露 光処理によってパターニングすることにより、ゲート形 成用の溝の形成領域が露出し、それ以外が覆われるよう なフォトレジスト膜20aのパターンを形成する。続い て、フォトレジスト膜20aをエッチングマスクとし て、そこから露出する厚い絶縁膜20bをエッチング除 去した後、そのフォトレジスト膜20aを除去する。そ 30 の後、半導体基板1Sの主面上に残された厚い絶縁膜2 a, 2bをエッチングマスクとして、そこから露出する 半導体基板1 S部分をドライエッチング法によってエッ チング除去することにより、図8(a), (b)に示す ように、溝7を形成する。そして、その後、半導体基板 1 Sに対してシリコン等方性エッチングを施すことによ り、溝7の底部の角を取り滑らかにする。これは、溝7 の底部角近傍に電界が集中するのを抑制または防止する ためである。この際、溝7の幅は、厚い絶縁膜2bの開 口部の幅よりも僅かに広い程度である。溝7の深さは、 pウエル9よりは深く、エピタキシャル層1SBの底部 よりは浅い寸法であり、例えば1. 4μm程度である。

【0038】次いで、半導体基板1Sに対して洗浄処理を施す。この際、厚い絶縁膜2a,2bの一部が除去される結果、図9(a),(b)に示すように、厚い絶縁膜2bの開口部の幅が、溝7の幅よりも広くなる。続いて、半導体基板1Sに対して熱酸化処理を施すことにより、例えば厚さ1000Å程度の酸化シリコン膜からなる絶縁膜21を溝7の内壁面(側面および底部)および厚い絶縁膜2bの開口部から露出する半導体基板1Sの50

主面上に形成する。その後、溝7内を含む半導体基板1 Sの主面上に、例えば厚さ500Å程度の窒化シリコン 膜からなる耐酸化性絶縁膜22をCVD法によって堆積 する。その後、その耐酸化性絶縁膜22を、例えば塩素 ガスと酸素ガスとを用いた異方性のドライエッチング法 によってエッチバックすることにより、図10(a), (b)に示すように、溝7および厚い絶縁膜2bの開口 部の側面のみに耐酸化性絶縁膜22を残し、溝7の底部

および肩部から絶縁膜21を露出させる。

【0039】次いで、半導体基板1Sに対して洗浄処理を施した後、熱酸化処理を施すことにより、図11 (a), (b)に示すように、耐酸化性絶縁膜22を耐酸化マスクとしてそこから露出する部分(溝7の底部および肩部)に厚い絶縁膜23を形成する。本実施の形態1においては、この時点においてチャネル領域やソース領域を形成しておらず、それらを形成する不純物の拡散を考慮する必要がないので、この熱酸化処理に際して高温熱処理が可能である。溝7の底部の厚い絶縁膜23の厚さは、例えば9000Åである。続いて、耐酸化性絶縁膜22を、例えば熱リン酸等によって図12(a),

(b) に示すように除去した後、絶縁膜21を図13 (a), (b) に示すようにエッチング除去する。この際、エッチング量は、厚さ1000Å程度の絶縁膜21 を除去する量なので、溝7の底部および肩部に成長させた厚い絶縁膜23はほとんど残される。

【0040】次いで、半導体基板1Sに対してゲート酸 化処理を施した後、例えば酸化シリコン膜からなる絶縁 膜をCVD法等によって半導体基板1Sの主面上に堆積 することにより、図14(a), (b)に示すように、 溝7の内壁面(側面および底部)および厚い絶縁膜2 b の開口部から露出する半導体基板1Sの主面上にゲート 絶縁膜8を形成する。溝7の底部および肩部のゲート絶 縁膜8の厚さは、他の部分に比べて相対的に厚くなって いる。溝7の底部のゲート絶縁膜8が厚いことにより、 ゲート・ドレイン容量を低減でき、高速スイッチング動 作が可能となる。溝7の肩部のゲート絶縁膜8が厚いこ とにより、溝7の肩部におけるゲート絶縁耐圧を向上さ せることができ、角部に電界が集中することに起因する ゲート絶縁破壊を防止または抑制することが可能とな 40 る。溝7の側面におけるゲート絶縁膜8が薄いので、ト レンチパワートランジスタの駆動能力を向上させること が可能となる。さらに、例えば溝7の底部には厚い絶縁 膜23を形成したことから溝7の底部角およびその近傍 の絶縁膜の被覆性が劣化することが考えられるが、ゲー ト絶縁膜8を酸化膜とCVD堆積膜とで形成したことに より、ゲート絶縁膜8の被覆性を向上させることができ るので、ゲート絶縁耐圧を向上させることができる。続 いて、図15(a),(b)に示すように、半導体基板 18の主面上に、例えば低抵抗ポリシリコン膜からなる 導体膜24をCVD法等によって堆積した後、ゲート配 線形成領域を覆い、それ以外を露出させるようなフォトレジスト膜20bを形成する。その後、そのフォトレジスト膜20bをエッチングマスクとして、導体膜24をエッチバックすることにより、図16(a)~(c)に示すように、溝7内にゲート部3を形成し、それと一体的に形成されたゲート配線3GLを形成する。導体膜24の不純物濃度は、例えば2.0~5.0×10 2 °/cm³程度である。図16(b)、(c)は、それぞれ(a)の左右のゲート部3の拡大断面図である。

【0041】次いで、半導体基板15の主面上に、例え 10 ば低抵抗ポリシリコン膜からなる導体膜をCVD法等に よって堆積した後、これをパターニングすることによ り、保護ダイオード形成用の導体膜パターンを形成す る。続いて、その導体膜パターンに所定の不純物を導入 することにより、n^{*}型の半導体領域10aとp型の半 導体領域10bとを交互に平面同心環状に形成して保護 ダイオード10を形成する。その後、厚い絶縁膜2a, 2 b をエッチングすることにより、図17(a)~ (c) に示すように、半導体基板1Sの主面を露出させ る。図17(b)、(c)は、それぞれ(a)の左右の ゲート部3の拡大断面図である。その後、半導体基板1 Sに、例えばホウ素を1. 0×10¹³/cm² 程度イオ ン打ち込みした後、熱拡散処理を施すことにより、チャ ネル領域5を形成する。この際の熱拡散による不純物の 引き伸ばし長は、例えば1.0μm程度である。このた め、チャネル領域5の不純物濃度の最大値は、例えば 1. 0×10¹⁷/cm³ 程度であり、ゲート部3の不純 物濃度に比べて3桁以上薄い。その後、半導体基板1S に、例えばヒ素を5×10¹⁵/cm² 程度イオン打ち込 みした後、熱拡散処理を施すことにより、ソース領域6 を形成する。本実施の形態1においては、ゲート部3を 形成した後にチャネル領域5およびソース領域6を形成 するので、チャネル領域5およびソース領域6を制御良 く形成することができる。すなわち、本発明のようにゲ ート絶縁膜8の厚さを部分的に変えるようなプロセスを 行う場合においては、そのゲート絶縁膜8の形成のため に種々の熱処理が施されるので、ゲート部3を形成する 前にチャネル領域5やソース領域6を形成してしまうの と、チャネル領域5やソース領域6の深さ(範囲)制御 が難しくなる。このため、ソース領域6の浅い接合を実 40 現することが難しいことを本発明者は見出した。そこ で、本実施の形態1では、ゲート部3を形成した後に、 チャネル領域5やソース領域6を形成した。

【0042】次いで、図18に示すように、半導体基板 た後、その上に、例えばアルミニウム、アルミニウムー 1Sの主面上に、例えばBPSG(Boro Phospho Silic ate Glass)膜からなる層間絶縁膜11を堆積した後、 層間絶縁膜11にコンタクトホール14a~14dを形成し、半導体基板1Sに孔16を形成する。続いて、コンタクトホール14cおよび孔16から露出する半導体 基板1Sに、例えばホウ素をイオン打ち込みすることに 50 た後、その上に、例えばアルミニウム、アルミニウムーシリコン一録合金を スパッタリング法等によって堆積し、さらに、その積層 導体膜を通常のフォトリソグラフィ技術およびドライエ ッチング技術によってパターニングすることにより、ソース配線15を形成する。本実施の形態1においては、 コンタクトホール14c0の底面からソース領域60の主面

より、p'型の半導体領域5aを形成する。孔16およ びp型の半導体領域5aの形成方法は後述する。その 後、層間絶縁膜11上に、例えばチタンタングステンを 堆積した後、その上に、例えばアルミニウム、アルミニ ウムーシリコン合金またはアルミニウムーシリコンー銅 合金をスパッタリング法等によって堆積し、さらに、そ の積層導体膜を通常のフォトリソグラフィ技術およびド ライエッチング技術によってパターニングすることによ り、ゲート電極3GPおよびソース配線15を形成す る。その後、半導体基板1Sの主面上に、例えばTEO Sガスを用いたCVD法等によって、例えば酸化シリコ ン膜からなる絶縁膜を堆積した後、その上に、例えばポ リイミド系の樹脂からなる絶縁膜を堆積することによ り、表面保護膜17を形成する。その後、表面保護膜1 7に、ゲート電極およびソース配線の一部が露出するよ うな開口部を形成してボンディングパッドBPを形成す る。さらに、半導体基板1Sの裏面を研削した後、図3 に示したように、半導体基板1Sの裏面に、例えばニッ ケル、チタン、ニッケルおよび金を蒸着法等によって被 着することによりドレイン電極18を形成する。

【0043】上記孔16およびp'型の半導体領域5a は、例えば次のように形成する。まず、図19に示すよ うに、通常のフォトリソグラフィ技術およびドライエッ チング技術によって、層間絶縁膜11および半導体基板 1 Sにそれぞれコンタクトホール14 c 1 および孔16 を形成する。この段階ではコンタクトホール14c1お よび孔16の直径が同じである。この孔16の深さは、 チャネル領域5に達する程度で、ドレイン領域4に達し ない程度である。続いて、図20に示すように、コンタ クトホール14cから露出する半導体基板1S部分(す なわち、チャネル領域5)に、例えばホウ素等からなる 不純物を直接イオン打ち込みする。この構成によってp 型の半導体領域5aを深く形成することができるので、 アバランシェ耐量を向上させることが可能となる。この 方法によれば、P層の形成がコンタクトホール形成用の マスクにて出来るため、P層形成マスクが不要となるた め、フォトレジスト膜の塗布、露光、現像およびベーク 等のような一連のフォトリソグラフィ工程を1回分削減 できる。その後、図21に示すように、層間絶縁膜11 に孔16の周辺のソース領域6の上面が露出されるよう なコンタクトホール14cを全面ウェットエッチング技 術によって形成する。その後、図22に示すように、半 導体基板1S上に、例えばチタンタングステンを堆積し た後、その上に、例えばアルミニウム、アルミニウムー シリコン合金またはアルミニウムーシリコンー銅合金を スパッタリング法等によって堆積し、さらに、その積層 導体膜を通常のフォトリソグラフィ技術およびドライエ ッチング技術によってパターニングすることにより、ソ ース配線15を形成する。本実施の形態1においては、

および溝が露出される構造となる。これにより、ソース 配線15とソース領域6との接触面積を増大させること ができるので、それらの間の接触抵抗を低減することが 可能となる。

【0044】 (実施の形態2) 本実施の形態2において は、トレンチパワートランジスタのゲート絶縁膜および ゲート部の形成方法の変形例を説明する。なお、本実施 の形態2においては、トレンチパワートランジスタのゲ ート部形成領域を抜き出した断面図を用いて説明する。

【0045】まず、前記実施の形態1の説明において用 10 いた図6~図8の工程を経た後、半導体基板1Sに対し て洗浄処理を施す。この際、本実施の形態2において は、図23に示すように、厚い絶縁膜2bの開口部の幅 が変わらないようにする。すなわち、図8の状態のまま となるようにする。続いて、前記実施の形態1と同様 に、半導体基板18に対して熱酸化処理を施すことによ り、溝7の内面(側面および底面)に絶縁膜21を形成 した後、耐酸化性絶縁膜22を堆積する。その後、半導 体基板 1 S に対してエッチバック処理を施すことによ り、図24に示すように、溝7および厚い絶縁膜2bの 開口部の側面に耐酸化性絶縁膜22を残し、溝7の底面 からは絶縁膜21が露出されるようにする。

【0046】次いで、前記実施の形態1と同様に、耐酸 化性絶縁膜22をマスクとして、半導体基板1Sに対し て熱酸化処理を施すことにより、図25に示すように、 溝7の底面のみに厚い絶縁膜23を形成する。続いて、 前記実施の形態1と同様に、耐酸化性絶縁膜22を図2 6に示すように除去した後、前記実施の形態1と同様 に、絶縁膜21を除去するようなエッチング処理を施 す。図27は、そのエッチング処理後の半導体基板18 の要部断面図を示している。溝7の底部には厚い絶縁膜 23が残されている。また、厚い絶縁膜2bの開口部の 幅、溝7の幅よりも大きくなっている。すなわち、厚い 絶縁膜2bの開口部から半導体基板1Sの主面が露出さ れている。その後、半導体基板1Sに対してゲート酸化 処理を施すことにより、図28に示すように、溝7の内 面(側面および底面)および厚い絶縁膜2bの開口部か ら露出された半導体基板1Sの主面上にゲート絶縁膜8 を形成する。溝7の底面には、厚い絶縁膜23が残され ていたので、相対的に厚いゲート絶縁膜8を形成するこ とができる。その後、前記実施の形態1と同様に、半導 体基板1Sの主面上に、配線形成用の導体膜を堆積した 後、これをパターニングすることにより、図29に示す ように、ゲート部3およびゲート配線3GLを形成し、 さらに、図30に示すように、前記実施の形態1と同様 にして、半導体基板18にチャネル領域5およびソース 領域6を形成する。これ以降は、前記実施の形態1と同 じなので説明を省略する。

【0047】 (実施の形態3) 本実施の形態3において

ゲート部の形成方法の変形例を説明する。なお、本実施 の形態3においても、トレンチパワートランジスタのゲ ート部形成領域を抜き出した断面図を用いて説明する。

14

【0048】まず、図31に示すように、前記実施の形 態1と同様に、半導体基板1Sに溝7を形成した後、半 導体基板18に対して熱酸化処理を施すことにより、溝 7の内面(側面および底面)に絶縁膜21を形成する。 続いて、耐酸化性絶縁膜22を堆積した後、エッチバッ ク処理を施すことにより、図32に示すように、溝7の 内側面に耐酸化性絶縁膜22を残し、溝7の底面および 半導体基板1Sの主面からは絶縁膜21が露出されるよ うにする。その後、前記実施の形態1と同様に、耐酸化 性絶縁膜22をマスクとして、半導体基板1Sに対して 熱酸化処理を施すことにより、図33に示すように、溝 7の底面および半導体基板1Sの主面上にそれぞれ厚い 絶縁膜23、2bを形成する。続いて、前記実施の形態 1と同様に、耐酸化性絶縁膜22および絶縁膜21を図 34に示すように除去する。前記実施の形態1と同様 に、この段階において溝7の底部には厚い絶縁膜23が 残されている。その後、半導体基板1Sに対してゲート 酸化処理を施すことにより、図35に示すように、溝7 の内面(側面および底面)にゲート絶縁膜8を形成す る。溝7の底面には、厚い絶縁膜23が残されていたの で、相対的に厚いゲート絶縁膜8を形成することができ る。その後、前記実施の形態1と同様に、半導体基板1 Sの主面上に、配線形成用の導体膜を堆積した後、これ をパターニングすることにより、図36に示すように、 ゲート部3を形成し、さらに、図37に示すように、前 記実施の形態1と同様にして、半導体基板1Sにチャネ ル領域5およびソース領域6を形成する。これ以降は、 前記実施の形態1と同じなので説明を省略する。

【0049】(実施の形態4)本実施の形態4において は、トレンチパワートランジスタのゲート絶縁膜および ゲート部の形成方法の変形例を説明する。なお、本実施 の形態4においても、トレンチパワートランジスタのゲ ート部形成領域を抜き出した断面図を用いて説明する。 【0050】まず、前記実施の形態3において説明した 図35までの工程を経た後、配線形成用の導体膜をその 上面が平坦になるようにエッチバックすることにより、 図38に示すように、溝7内にゲート部3を形成する。 この段階のゲート部3の上面は、半導体基板1Sの主面 と一致する程度の高さで、かつ、平坦化されている。続 いて、半導体基板1Sの主面上の絶縁膜を図39に示す ように除去し、半導体基板1Sの主面を露出させた後、 半導体基板1Sに対して熱酸化処理を施すことにより、 図40に示すように、半導体基板1Sの主面全面および ゲート部3の上部3に、例えば酸化シリコン膜からなる 絶縁膜25 (25 a 、25 b) を形成する。この際、ゲ ート部3の不純物濃度が、半導体基板1S(ここでは特 は、トレンチパワートランジスタのゲート絶縁膜および 50 に不純物濃度の低いエピタキシャル層1SB)の不純物

濃度よりも高いので、増速酸化現象によって、ゲート部 3上に形成される絶縁膜25aの膜厚の方が、半導体基 板1Sの主面上に形成される絶縁膜25bの膜厚よりも 厚くなる。その後、半導体基板1Sに対してドライエッ チング処理を施すことにより、ゲート部3上に絶縁膜2 5aを残し、かつ、半導体基板1S上の絶縁膜25bを 除去する。図41は、この処理後の半導体基板1Sの断 面図である。

【0051】次いで、図42に示すように、半導体基板 1Sの上部を選択的にエッチング除去する。例えばCF 10 ガス等によるドライエッチング処理を施すことにより、シリコンを酸化シリコン膜に対して選択的に除去する。これにより、半導体基板1Sの主面をゲート部3の上面より下げる。すなわち、ゲート部3の上面が、ソース領域となる半導体基板1Sの主面と同等もしくはそれよりも高くなるようにする。これにより、上記ソースオフセットを防止できるので、ソース領域の浅い接合を実現できる。続いて、半導体基板1Sに対して熱酸化処理を施すことにより、上記エッチング処理によるダメージを除去するとともに、図43に示すように、前記ゲート 20 絶縁膜8、絶縁膜25aを強化する絶縁膜26を形成する。これ以降は、前記実施の形態1と同じなので説明を省略する。

【0052】(実施の形態5)本実施の形態5においては、前記実施の形態4の変形例を説明する。なお、本実施の形態5においても、トレンチパワートランジスタのゲート部形成領域を抜き出した断面図を用いて説明する。

【0053】まず、前記実施の形態4において説明した 図41までの工程を経た後、図44に示すように、ゲー 30 ト部3上の絶縁膜25aを覆うようなフォトレジスト膜 20をパターニングする。続いて、そのフォトレジスト 膜20cをエッチングマスクとして、等方性エッチング により、半導体基板1Sを絶縁膜25aおよびゲート絶 縁膜8に対して選択的にエッチング除去する。これによ り、図45に示すように、半導体基板1Sの主面をゲー ト部3の上面よりも下げる。絶縁膜25aは、上記のよ うに増速酸化法等によって形成されているので比較的弱 い場合がある。その場合に、半導体基板1Sをエッチン グ除去すると、エッチングガスがゲート部3に進入し、 ゲート部3をエッチング除去してしまう場合がある。そ こで、本実施の形態5においては、絶縁膜25aをフォ トレジスト膜20cによって保護した状態でエッチング 処理を行うことにより、上記問題を生じることがなく、 ゲート部3の上面を半導体基板18の上面と同等または 高く構造とすることができる。したがって、半導体装置 の信頼性を向上させることができ、かつ、ソース領域の 浅い接合が可能となる。その後、フォトレジスト膜20 cを除去した後、前記実施の形態1、5と同様にしてト レンチパワートランジスタを製造する。

【0054】以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。 【0055】例えばパワートランジスタ以外にも、トレ

【0055】例えばパワートランジスタ以外にも、トレンチゲート構造を有するIGBT (Insulated Gate Bip olar Transistor) 等にも本発明を適用することが可能である。

【0056】以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるDC-DCコンバータ回路に適用した場合について説明したが、それに限定されるものではなく、他の半導体装置にも適用できる。

[0057]

【発明の効果】本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、 以下の通りである。

【0058】(1). 本発明によれば、ドレイン領域が形成される溝底部側のゲート絶縁膜の厚さを、チャネル領域が形成される溝側面側のゲート絶縁膜よりも相対的に厚く形成したことにより、トレンチパワートランジスタのゲート・ドレイン間容量を低減させることが可能となる。したがって、トレンチパワートランジスタのスイッチング速度を向上させることが可能となる。

【0059】(2). 本発明によれば、チャネル領域が形成される溝側面側のゲート絶縁膜の厚さを、ドレイン領域が形成される溝底部側のゲート絶縁膜の厚さよりも相対的に薄くしたことにより、トレンチパワートランジスタの駆動能力を向上させることが可能となる。

【0060】(3).本発明によれば、ゲート絶縁膜を形成した後に、その表面に化学的気相成長法によって絶縁膜を形成することにより、溝内における絶縁膜の被覆性を向上させることができるので、トレンチパワートランジスタのゲート絶縁耐圧を向上させることが可能となる。したがって、トレンチパワートランジスタの信頼性を向上させることが可能となる。

【0061】(4). 本発明によれば、ゲート部の上面高さを、半導体基板の主面よりも高くすることにより、ゲート部がソース領域から外れるソースオフセットを防止でき、ソース領域の設定制御を向上させることができるので、トレンチパワートランジスタのソース領域の接合深さを浅くすることが可能となる。したがって、トレンチパワートランジスタの性能を向上させることが可能となる。

【0062】(5). 本発明によれば、ゲート部を形成した後に、ソース領域およびチャネル領域を形成するための不純物の導入処理を行うことにより、トレンチパワートランジスタのソース領域およびチャネル領域の設定制御性を向上させることが可能となる。このため、トレンチのパワートランジスタのソース領域の接合深さを浅くする

ことが可能となる。したがって、トレンチパワートランジスタの性能を向上させることが可能となる。

【図面の簡単な説明】

【図1】本発明の一実施の形態である半導体装置を構成する半導体チップの平面図である。

【図2】図1の領域Aの拡大平面図である。

【図3】図2のB-B線の部分断面図である。

【図4】トレンチパワートランジスタおよびそれに付随 する保護ダイオードを示す回路図である。

【図5】(a)は、本発明の技術思想を用いたDC-D 10 Cコンバータ回路の回路図、(b)はDC-DCコンバータ回路を構成する各トレンチパワートランジスタのスイッチ動作の説明図である。

【図6】図1~図3の半導体装置の製造工程中における 要部断面図である。

【図7】図6に続く半導体装置の製造工程中における要 部断面図である。

【図8】(a)は図7に続く半導体装置の製造工程中における要部断面図、(b)は(a)の溝部分の拡大断面図である。

【図9】(a)は図8に続く半導体装置の製造工程中における要部断面図、(b)は(a)の溝部分の拡大断面図である。

【図10】(a)は図9に続く半導体装置の製造工程中における要部断面図、(b)は(a)の溝部分の拡大断面図である。

【図11】(a)は図10に続く半導体装置の製造工程中における要部断面図、(b)は(a)の溝部分の拡大断面図である。

【図12】(a)は図11に続く半導体装置の製造工程 30中における要部断面図、(b)は(a)の溝部分の拡大断面図である。

【図13】(a)は図12に続く半導体装置の製造工程中における要部断面図、(b)は(a)の溝部分の拡大断面図である。

【図14】(a)は図13に続く半導体装置の製造工程中における要部断面図、(b)は(a)の溝部分の拡大断面図である。

【図15】(a)は図14に続く半導体装置の製造工程中における要部断面図、(b)は(a)の溝部分の拡大 40断面図である。

【図16】(a)は図15に続く半導体装置の製造工程中における要部断面図、(b)および(c)は(a)の溝部分の拡大断面図である。

【図17】(a)は図16に続く半導体装置の製造工程中における要部断面図、(b)および(c)は(a)の構部分の拡大断面図である。

【図18】図17に続く半導体装置の製造工程中における要部断面図である。

【図19】図1~図3の半導体装置の孔および半導体領 50

域の製造工程中における要部断面図である。

【図20】図19に続く半導体装置の製造工程中における要部断面図である。

【図21】図20に続く半導体装置の製造工程中における要部断面図である。

【図22】図21に続く半導体装置の製造工程中における要部断面図である。

【図23】本発明の他の実施の形態である半導体装置の 製造工程中における要部断面図である。

【図24】図23に続く半導体装置の製造工程中における要部断面図である。

【図25】図24に続く半導体装置の製造工程中における要部断面図である。

【図26】図25に続く半導体装置の製造工程中における要部断面図である。

【図27】図26に続く半導体装置の製造工程中における要部断面図である。

【図28】図27に続く半導体装置の製造工程中における要部断面図である。

20 【図29】図28に続く半導体装置の製造工程中における要部断面図である。

【図30】図29に続く半導体装置の製造工程中における要部断面図である。

【図31】本発明の他の実施の形態である半導体装置の 製造工程中における要部断面図である。

【図32】図31に続く半導体装置の製造工程中における要部断面図である。

【図33】図32に続く半導体装置の製造工程中における要部断面図である。

【図34】図33に続く半導体装置の製造工程中における要部断面図である。

【図35】図34に続く半導体装置の製造工程中における要部断面図である。

【図36】図35に続く半導体装置の製造工程中における要部断面図である。

【図37】図36に続く半導体装置の製造工程中における要部断面図である。

【図38】本発明の他の実施の形態である半導体装置の 製造工程中における要部断面図である。

① 【図39】図38に続く半導体装置の製造工程中における要部断面図である。

【図40】図39に続く半導体装置の製造工程中における要部断面図である。

【図41】図40に続く半導体装置の製造工程中における要部断面図である。

【図42】図41に続く半導体装置の製造工程中における要部断面図である。

【図43】図42に続く半導体装置の製造工程中における要部断面図である。

【図44】本発明のさらに他の実施の形態である半導体

18

装置の製造工程中における要部断面図である。

【図45】図44に続く半導体装置の製造工程中における要部断面図である。


【符号の説明】

- 1 半導体チップ
- 1 S 半導体基板
- 1SA 半導体基体
- 1SB エピタキシャル層
- 2 a 厚い絶縁膜
- 2 a 1 幅広部
- 2 b 厚い絶縁膜
- 3 ゲート部
- 3GL ゲート配線
- 4 ドレイン領域
- 5 チャネル領域
- 5 a p 型の半導体領域
- 6 ソース領域
- 7 溝
- 8 ゲート絶縁膜
- 9 pウエル
- 10 保護ダイオード
- 10a n 型の半導体領域
- 10b p型の半導体領域
- 11 層間絶縁膜


12a 配線


- 13 ゲートガードリング
 - 13GL ゲート配線
 - 13GP ゲート電極
 - 14a~14d コンタクトホール
 - 15 ソース配線
 - 16 孔
 - 17 表面保護膜
 - 18 ドレイン電極
- 10 19 制御回路
 - 20a フォトレジスト膜
 - 2 1 絶縁膜
 - 22 耐酸化性絶縁膜
 - 23 厚い絶縁膜
 - 2 4 導体膜
 - 25, 25a, 25b 絶縁膜
 - 26 絶縁膜
 - Q トレンチパワートランジスタ
 - QM パワーMISFET
- 20 QA, QBパワーMISFET
 - T トランス
 - C コンデンサ
 - L コイル


【図1】




【図2】










【図8】




【図10】 【図9】 図 9 図 10 (a) (a) (b) (b) -1SB(1S) - 1SB(1S) [図12] 【図11】 図 11 図 12 (a) (a) (b) (b)

1SB(1S)


[図14] 【図13】 図 13 図 14 (a) (a) (b) (b) -1SB(1S) 1SB(1S) 【図16】 【図15】 図 16 図 15 (a) (a) (b) (b) (c) 3(3b)

【図18】 【図17】 図 18 図 17 (a) (b) (c) 3GL 3(3b) 3(3a) 7 6 16 【図21】 図 21 1SB(1S) 【図20】 【図19】 図 20 図 19 【図31】 図 31 1SB(1S) 【図23】 【図22】 1SB(1S) 図 23 図 22 1SB(1S)


【図24】




【図25】




【図26】




【図27】



【図28】





【図29】




【図30】


【図32】





【図35】








【図36】

【図37】

【図38】









-1SB(1S)


【図39】



【図40】




【図41】





【図43】





【図45】





フロントページの続き

(72)発明者 町田 信夫

東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体グループ内 (72)発明者 大石 健太郎

東京都小平市上水本町五丁目22番1号 株 式会社日立超エル・エス・アイ・システム ズ内